（原标题：D2D配资世界门户，怎么连？）
如果您希望可以时常见面，欢迎标星收藏哦~
来源：内容来自 semiengineering。
UCIe 是先进封装中芯片间互连的标准，其 2.0 版本引发了人们对其过于“重量级”的担忧。但事实上，许多新功能都是可选的，这一点似乎在公众讨论中被忽视了。
事实上，对于那些不针对未来芯片市场的设计来说，支持该市场可能出现的新功能并不是必需的。
“UCIe 既是福音，也是祸根，” Cadence高级产品营销事业部总监 Mick Posner 表示。“该规范定义了许多变体，您可以根据自己的具体需求进行定制。它适用于从汽车到高性能计算、从人工智能到军事/航空航天等各个领域，因为它拥有如此多的风格。但对于 IP 提供商来说，这同样是一个祸根。您如何支持所有这些风格？”
两种标准——束线(BoW) 和UCIe——与专有设计竞争。如今，后者占据主导地位，因为几乎所有正在进行的项目都是内部项目，所有芯片集均由内部创建和应用。因此，与外部芯片集的互操作性并非问题。
被视为促进广泛芯片互操作性所必需的功能对于专用设计来说用处不大，并且业界已表示不愿意将这些功能融入到不需要它们的设计中。
然而，UCIe 2.0 中一个关键的信息尚未引起人们的关注：“一组 UCIe 功能是可选的，” UCIe 联盟营销工作组主席 Brian Rea 表示。“您无需为不需要的功能使用芯片。UCIe 与 PCIe、CXL 和 NVMe 等其他行业标准类似，具有灵活性。”
未来市场的前景
如今，商用先进封装产品均来自资金雄厚的公司，并拥有自主研发所有组件（可能不包括高带宽内存(HBM)）的资源。此类项目通常起源于解构的 SoC，其中计算核心等模块可以独立成为芯片，以扩展计算能力或降低成本。其他模块（例如缓存或 I/O）则可以独立成芯片。
当单片版本超出光罩限制或需要极其昂贵的先进工艺节点时，这些项目尤其有益。作为此类 SoC 的原始设计者，每个独立的 SoC 芯片都源自该公司。除了 HBM（高密度模块）之外，市面上没有广泛使用的芯片，HBM 是芯片堆叠而非单个芯片。这使得设计公司能够完全控制芯片间的交互方式。
长远来看，我们的愿景是建立一个类似于我们目前软设计IP的通用市场。“我们接触的大多数客户都表示，他们希望成为一个生态系统的一部分，”Eliyan联合创始人兼首席战略官Patrick Soheili表示。但人们购买的不是RTL，而是硬硅。
然而，它与 IP 有一个很大的区别。“RTL IP 模块不能简单地插在一起，”UCIe 联盟可管理性和安全性工作组联合主席 Peter Onufryk 指出。“你需要添加很多胶水。而有了 chiplet，你就不用再添加胶水了。它们只需要插在一起就行了。”
但如果一家公司无法掌控所有芯片，那么就必须就一系列参数达成广泛共识，以确保架构师能够从不同公司采购芯片，并实现即插即用。“当芯片设计的各个方面都有标准，并且技术融合到位时，能够混合搭配来自世界各地的芯片的愿景将成为现实，”波斯纳说道。
尽管这样的市场尚未形成，但 UCIe 联盟表示，他们正在推出必要的功能，以引导那些开拓市场的企业。“这些功能着眼于开放式 Chiplet 生态系统和向后兼容性的未来发展，”新思科技产品管理执行总监 Manmeet Walia 表示。“让它们成为可选项，是大多数客户所希望的。”
如今大多数系统实现不太可能包含这些额外功能。“90% 的人不关心这些，因为它们是专属系统，”瓦利亚说道。“大约 10% 的人关心这些，只是为了未来安全。”
管理是可选的，可以全部或部分
实现 UCIe 2.0 带来的大部分是管理功能，以确保启动和可组合性。这些功能通常影响通信堆栈的更高层，而不是 PHY。Onufryk 说：“你可以将 UCIe 可管理性视为芯片组之间的 AXI 流传输。你可以读取和写入芯片组上的寄存器。它有一个功能结构。所有这些都是可选的。功能结构位于芯片组内定义的地址。它描述了 UCIe 定义的供应商 ID 和设备 ID，就像在 PCIe 中一样。”因此，启动会读取一些寄存器来完成设置。这样做的目的是，虽然此类寄存器读取涉及延迟，但延迟很小。
管理命令可以通过两个接口之一发出。“UCIe 有一个主频接口，它是主要的数据路径，”Onufryk 说道。“我们每个模块还配备了一条边带线，用于链路训练。管理命令可以在边带或主频上运行。”
一旦实施，这些管理功能将提供一系列功能，每个功能都是可选的。它们包括：
发现封装内的芯片及其配置；
芯片配置和寄存器值的初始化；
固件下载；
电源和热管理；
错误报告；
性能监控和遥测；
检索日志和崩溃转储信息；
自检、制造和装配测试以及调试；
添加管理网络（边带；可以使用主频带代替），以及辅助信号规格，例如时钟、复位等。
从高层次来看，这些功能都提供了明显的实用性。但它们远远超出了两个芯片之间最小连接所需的范围。
多种其他选项
其中许多功能需要在处理器上运行的管理软件。但最低限度的必需功能旨在实现盲芯片启动。其理念是，芯片之间的连接必须能够正常工作，而无需处理器先启动。
该规范包含一些强制性元素，例如通道反转，必须在没有外部控制的情况下处理。“就像在 PCIe 中一样，我们可以翻转通道的顺序，”Onufryk 说。“如果你在东边或西边连接一个芯片组，然后又想在北边或南边连接它，你就必须翻转通道的顺序。所以你需要一个多路复用器来翻转通道。”
但即使是这种“强制”功能，在定制实现中也是可有可无的。“如果你知道你总是在一侧连接，就不需要翻转通道，”他指出。“你可以去掉那个多路复用器。它不会消耗任何可测量的功率，但这是一个人们称之为‘重量级’的问题。”
重要的是，需要电路的功能，无论是强制的还是可选的，都指定了行为，而不是设计细节。“他们不会告诉你如何设计电路，”Eliyan 战略营销副总裁 Kevin Donnelly 说。“事实上，他们特意避免了这一点。”
值得注意的是，之前的版本也提供了选项。“即使是 UCIe 1.1 也提供了选项，如果你想要实现非原始的 die-to-die 模式的 UCIe–UCIe 连接，那么它就具有灵活性，”西门子 EDA 中央工程解决方案总监 Pratyush Kamal表示。
Posner 表示：“有有机基板版本，也有适用于 CoWoS 或 EMIB 的高级封装版本。高级封装的标准定义是 64 个发送通道和 64 个接收通道。但如果不需要那么多带宽，可以将其减半。”
发现技术成为典型代表
似乎最受关注的功能之一就是发现技术。该术语以及它在 PCIe 等标准中的遗留问题，引发了人们对如何解读“发现”一词的更高关注度，许多人的解读与其本意不同。
发现是许多网络的重要特性，尤其是那些具有动态配置选项的网络。如果一个网络可以在添加或缺失任意数量的卡或节点的情况下启动，那么每次启动都必须考虑所有存在的因素。这可以称为动态发现，以强调元素可以在网络中进出。
当然，对于先进的封装来说，这几乎没有实际意义。虽然确实存在某种可能性，比如有人会拆开先进的封装，更换芯片，然后重新组装，使其仍然能够正常工作，但实际发生这种情况的可能性几乎为零。
相反，确认封装内容（本质上是清点库存）并协商 Chiplet 通信所需的任何底层功能可能会有所帮助。我们可以将其视为静态发现或枚举。
区别很重要。动态发现需要更多的通信，因为它从零开始。使用 chiplet，您知道自己期望什么，因此快速读取寄存器即可确认。这就是 UCIe 2.0 发现功能的精髓。
“我们相信，在这个开放的 Chiplet 生态系统中，SoC 固件将成为支柱，”Onufryk 说道。“硬件是最简单的部分。因此，我们希望不仅能够将这些 Chiplet 连接在一起，还能将固件与 Chiplet 一起交付。动态发现的意义在于允许固件的重复使用。”
一些更接近标准的人想知道，为什么简单的寄存器读取会被认为是繁重的。“发现的成本是只读寄存器，”Onufryk 说。“它实际上比 PCIe 枚举更简单，但原理非常相似。”
功能捆绑
一些人认为，各种功能有可能自然地整合到面向应用的捆绑包中。这些功能甚至可能得到 UCIe 联盟的认可。Kamal 指出：“也许有一天，chiplet 会获得不同级别的 UCIe 兼容性认证。”
Synopsys 提供三种不同级别的 UCIe 接口 IP，分别为“合规”（Compliant）、“兼容”（Compatible）和“定制”（Custom）。“合规”（Compliant）版本完全符合 UCIe 规范，”Walia 解释道。“然后是“兼容”（Compatible），它可以与另一端通信，但可能不符合规范限制。第三个是“定制”（Custom），我们对其进行了精简，以降低功耗、改进指标并使其轻量化。”
这可能会影响一些人对标准实用性的看法，因为标准选项太多。“如果选项的层级清晰，比如‘你支持一级、二级还是三级？’，那么标准就比较容易管理，” Ansys产品营销总监 Marc Swinnen 表示。“但如果标准杂乱无章，每个人都自成一派，支持各种标准，那就不能称之为标准。”
但即使是最接近标准的公司也可能有所调整。“在英特尔内部，我们使用UCIe，但由于我们处理的数据量巨大，我们会根据具体用例修改数据链路层，”Onufryk说道。“市场将决定哪些功能有用，哪些没用。有用的功能会不断发展，而没用的则会自然消亡。”
与 BoW 竞争
在 BoW 和 UCIe 之间不断发展的竞争中，两者都通过定制专有实现进行竞争，并且这些定制版本可能会在一定程度上保留下来。
目前，BoW 与 UCIe 的竞争尚无定论。BoW 通常被认为更轻量，而 UCIe 的新功能可能进一步强化了这一印象。考虑到可选功能，问题变成了：“在最小可行配置下，哪个更轻量？”
这里没有明确的答案。有些元素仍然支持BoW，但选择使用哪些元素需要的不仅仅是简单的“重量”评分。两个功能示例是收发器的使用和信号布局。
BoW 允许使用收发器。“在通道的两侧各有一个发射器和接收器，”Eliyan 的 Soheili 解释道。“你可以在同一条线路上发送或接收数据。” 使用标准技术，这必须是半双工通信。全双工则需要两条线路，每个方向各一条。Eliyan 的信令技术允许在单条线路上进行全双工通信，但它比较新，尚未得到广泛应用。这种选择提供了灵活性，可以选择一条通道由一条线路或两条线路组成。
UCIe 不允许使用收发器，所有通道都有两条线路。这意味着，对于可能允许使用收发器的应用，BoW 所需的线路数量将减少一半。
作为该标准的一个独立方面，UCIe 包含了凸块细节。“UCIe 指定了凸块的位置、接地和电源的数量、它们的物理方向以及如何放置所有部件，”Donnelly 指出。“并非所有人都希望受到这种程度的限制。” 其目的是指定 PHY 占用空间（UCIe 联盟称之为“外形尺寸”），以帮助评估实施合规性。
BoW 没有这样的要求，允许任何凸块图案或封装尺寸和形状。“深度和宽度都可以随心所欲，”Donnelly 说道。“但使用 BoW 实现不同间距和不同 PHY 尺寸的芯片互连，可能比严格遵循规范的 UCIe 更困难。” 一些设计师认为，这种外形尺寸灵活性让 BoW 变得更“轻”，至少就这一点而言。
Donnelly 表示：“我认为 BoW 更像是一种架构规范，因为它提供了类似 Arm AMBA 总线的指导方针。但它的配置方法有很多种。为了确保两端兼容，你必须清楚自己选择了哪些配置选项。”
一场相当文明的竞争
UCIe 和 BoW 之间的差异并非微不足道，甚至它们的理念也截然不同。但两者都有丰富的案例，因此双方都有拥护者。宣传“重度功能是可选的”这一理念应该有助于 UCIe 实现更轻量级的设计。
然而，尽管竞争如此激烈，许多 IP 提供商和其他参与 die-to-die 互连的厂商都对这两种标准持积极态度，不愿被视为贬低其中任何一种。双方公开的互相攻击很少。因此，这与其说是一场全面战争，不如说是让双方各展所长，看看结果如何。
与此同时，专有的专属设计仍将保留。Soheili 指出：“我们认为封闭式架构将继续实现其自身的高效 PHY，因为 2nm 或 3nm 硅片非常非常昂贵。”
部分原因可能仅仅是标准的本质。“专有解决方案可以针对特定设计进行高度优化，在面积和功耗方面均能提供卓越的效率，”弗劳恩霍夫IIS自适应系统工程部高效电子部门负责人、先进系统集成组组长Andy Heinig表示。“此外，标准化流程通常发展较慢，因为更新需要多个利益相关者达成共识。与专有实现可能实现的更快迭代相比，这可能会延迟新功能的采用。”
另一些人认为，实施行业标准的芯片间接口有很多好处。“如果要将芯片作为产品出售，这些特性至关重要，” Arm架构产品管理总监 Mark Knight 表示。“但是，如果一家半导体公司使用芯片作为制造技术来混合工艺节点或将更多晶体管封装在一个封装中，而又不想出售芯片，那么他们可能会选择在这些芯片之间使用定制接口。”
Soheili 指出，对于急于加入标准潮流的公司来说，有一个明显的例外。“NVIDIA 可以继续利用其封装内的 NVLink，”他说。“它的设计正是为满足 NVIDIA 对自家 chiplet 的需求而设计的。”
与此同时，其他所有人都将密切关注这两种标准，或许会挑选一些功能，并等待所有这一切能够带来回报的市场的出现。
https://semiengineering.com/die-to-die-interconnect-standards-in-flux/
半导体精品公众号推荐
专注半导体领域更多原创内容
关注全球半导体产业动向与趋势
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第4038期内容，欢迎关注。
『半导体第一垂直媒体』
实时 专业 原创 深度
公众号ID：icbank
喜欢我们的内容就点“在看”分享给小伙伴哦配资世界门户
倍加网配资提示：文章来自网络，不代表本站观点。
沪深京指数
热点资讯
